# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-056362

(43) Date of publication of application: 24.02.1992

(51)Int.Cl.

H01L 29/788

H01L 27/115

H01L 29/792

(21)Application number : 02-170904

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22) Date of filing:

26.06.1990

(72)Inventor: TERADA YASUSHI

NAKAYAMA TAKESHI HAYASHIGOE MASANORI KOBAYASHI SHINICHI


MIYAWAKI YOSHIKAZU

## (54) NON-VOLATILE SEMICONDUCTOR MEMORY

(57)Abstract:

PURPOSE: To shorten an erasing time by applying high voltage to word lines in erasing, applying negative substrate bias to a substrate on which a memory array is formed, and implanting floating gate electrons by the tunnel phenomenon.

CONSTITUTION: When an erasing command is entered. a substrate bias generation circuit 30 is activated and voltage as high as about -3V is applied to a p-substrate 29. All the word lines 25 are selected and high voltage Vpp is applied. The Vpp is preferably increased in a chip and as high as about 15V. The source/drain of memory transistors are kept floating. The potential difference between the p-substrate 29 and a control gate 20 is 18V, therefore, a strong electric field is induced in an oxide film between a floating gate 21 and the psubstrate 29, electrons are implanted in the floating gate 21 by the tunnel phenomenon, and the threshold of the memory transistors increases. Because all the memory transistors are thus processed at a time, writing before erasing is completed in about 10ms.



### ⑩日本国特許庁(JP)

⑪特許出願公開

# ◎ 公開特許公報(A) 平4-56362

®int. Cl. ⁵

識別配号

庁内整理番号

❷公開 平成4年(1992)2月24日

H 01 L 29/788

7514-4M H 01 L 8831-4M

L 29/78

3 7 1 4 3 4 \*\*

ᢒ発明の名称 不揮発性半導体記憶装置

Ώ特 頭 平2-170904

②出 願 平2(1990)6月26日

@発 明 者 寺 田 康 兵庫県伊丹市瑞原 4丁目 1番地 三菱電機株式会社エル・

エス・アイ研究所内

**⑫発 明 者 中 山 武 志 兵庫県伊丹市瑞原 4 丁目 1 番地 三菱電機株式会社エル・** 

エス・アイ研究所内

**@発 明 者 林 越 正 紀 兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・** 

エス・アイ研究所内

②発 明 者 小 林 真 一 兵庫県伊丹市瑞原 4 丁目 1 番地 三菱電機株式会社エル・

エス・アイ研究所内

⑪出 願 人 三菱電機株式会社 東京都千代田区丸の内2丁目2番3号

砂代 理 人 弁理士 大岩 增雄 外2名

最終頁に続く

男子 相 書

発明の名称
不揮発性半等体配性装置

#### 2. 特許請求の範囲

### 8. 発男の詳細を裁明

〔産業上の利用分野〕

この発明は、不揮発性半導体記憶姿置、特に 電気的に一括前去が可能なフランシュBBPR OMに関するものである。

#### 〔従来の技術〕

第4回はIBBCCCダイジェスト・オブ・テクニカルペーパーズ(1000)PP・80~61 だったが来のフランユBPRのMのですのからは来のフラムを1000 によりからはなった。 (1) はった ののはなった。 (4) はった がった (4) はった がった (5) はった アンスの のった (5) はった アンスの のった (6) はった アンスの のった (7) はんかった (6) はった アンスの のった (7) はんかった (6) はんか

メモリアレイ(II)の周辺にエゲート(E)、ソース線 スイッチ(B)、ロタデコーが(II)、コラムデコーダ (B)が設けられている。ロタデコーが(II)、コラム デコーダ(B)にはアドレスパツファ(B)の出力が入

## 特閒平4-56362 (2)

力される。 I グート (3) を介してメモリアレイ (1) に書き込み同路 (7) 、センスアンプ (8) が接続される。書き込み问路 (7) 、センスアンプ (8) は入出力パッファ (9) に接続される。 アドレスパッファ (6) にはアドレス信号 A O ないし A E が入力される。入出力パッファ (8) には入出力データ 信号 I / O o ないし I / O 1 が接続される。

さらに、モード制御回路の、角去制御回路のが信号に、モード制御回路の、角去制御回路のが信号により、「REMのではれる」と、「POMののではれる」と、「POMののではれる」と、「POMののではなった。」と、「POMののではなった。」と、「POMののではなった。」と、「POMののではなった。」と、「POMのではなった。」と、「POMのではなった。」と、「POMのではなった。」と、「POMのではなった。」と、「POMのではなった。」と、「POMのではない。」と、「POMのではない。」に、「POMのではない。」に、「POMのでは、POMのでは、「POMのでは、PO

**次に動作について説明する。まず展7図に示** する巫のメモリセルに書き込みを行なり場合に ついて説男ナる。書き込み回路川が活性化され 、I/O 線のに高圧 Vpp が印加される。コラム デコーダ间により出力エミが選択され、出力エミ のレベルが高圧 Vpp に昇圧される。出力 Ys, Y まは『L『レベルに保たれる。さらに、ロタデ コーダは化よりワード県時間L1が選択される1 1のレベルが高圧 Vpp に昇圧される。ソーズ麓 倒はソース線スイッチ (3) により接地される。 こ れにより、メモリセルのドレイン曲、コントロ ールゲート何に高圧が印加され、ソース四が接 地される。ドレイン西近傍のアパランシェ崩壊 により生じたホントエレクトロンがフローティ ングゲート四に住入されメモリトランジスタ( メモリセルのコントロールゲートをゲートする トランジスタ)のしきい値が高く左る。この状 誰を、情報。0°が 書き込まれたものとする。

商去は、メモリセルのツース四にソース終ス イッチ(8)により高圧∀ppを印加し、コントロー 断面形状はEPROMと同一であるが、フローテイングゲート四、基板間の酸化膜厚がEPROMより増く、ほぼ100A程度に形成されている。 馬り図は従来のメモリアレイの構成を示すプロック図である。 図において(4)~(8)は第4図に示したものと同等である。 図はピット練品はワード収、別はエゲートトランジスタ、20は1/0級、四はソース線である。

ルグート四を投地し、アイインので、アイインので、アイインので、アイカーので、アイカーのでは、アイカーのでは、アイカーのでは、アイカーのでは、アイカーのでは、アイカーのでは、アイカーのでは、アイカーので、アイカーが

次にあり図に示す A B のメモリセルについて 読み出しを行なり場合について説明する。コラ ムデコーダ isi により出力 I I のレベルが \* E \* となり他のコラムデータ isi の出力 ( Y I , Y I I · ) は \* L \* に 伝 たれる。 ロクデコーダ isi に と ワード級 M W L I のレベルが \* B \* となり他の

### 待開平4-56362 (3)

一般に、BPROMでは荷去は紫外線照射によつてなされるため、フローテイングゲートが 電気的に中性になると、それ以上にはフローティングゲートから電子は引き抜かれず、メモリトランジスタのしきい値は1V程度以下にはならない。

ルのソースに印加し、その後に読み出しを行ない、メモリトランシスタのしきい値が所定の値より低くなつたかどうかをチエックするとこのものできなった。 荷去で織り返す ことにより、 預去でなるのを防ごうというものである。 このしきい値をチェックする説み出し動作を、 消去ペリファイ動作と呼ぶ。

以下、消去物作について説明する。消去制御回路のにおいて、コマンド信号ラッチのは入力された制御信号をラッチするもので、消去的作中システムパスを解放するものである。シーケンス制御国路時は消去ペルスの発生、消去ペリフアイ的作を制御するためのものである。累8段に消去時のクロックタイミング図を示す。

一方、トンネル現象を利用した電子の引き抜き では、フローテイングゲートから電子が過剰に 引き抜かれ、フローテインググートが正に希覚 してしまうということが起り得る。この現象を 超消去はしくは過剰消去)と呼ぶ。メモリトラ ンジスタのしきい値が負になつてしまうため、 その後の成み出し、書き込みに支障をきたす。 すなわち、 試み出し時 に非遺択 でワード線のレ ベルが゜L゜であり、メモリトランジスタのコ ントロールゲートに印加されるレベルが『ひ』 であつても放メモリトランジスタを介してビツ 設から電流が流れてしまりので、同一ピット蘇 上の飲み出しを行なおうとするとメモリセルが 沓も込み状態でしまい値が高くとも『1』を眺 み出してしまり。また、書き込み時にかいても 過情去されたメモリセルを介てしり一ク電流が流 れるため皆を込み特性が劣化しさらには書き込 み不能になつてしまう。

この、越商去を防ぐために目動商去機能を有 している。これは、短い商去ペルスをメモリセ

ると、消去がいるのは、 は自動的に、 のでは、 のでは、 のでは、 ではない。のでは、 ではない。のがは、 ではない。のがは、 ではない。のがは、 ではない。のがは、 では、 のでものがは、 のでものでも、 のでものでものでも、 のでものでものでものでものがでものできる。 ないのでものでものでものでものでものできる。 ないのでものでものでものでものできる。 のでは、 のでものでものでものでものできる。 のでは、 のでものでものでものでものできる。 のでは、 のでは、 のでものでものでものでものでものでものでものでは、 のでは、 

情去モードでは、まず、全てのメモリセルに書き込みがなされ、しきい値が高くされる。との動作を行なわずに、しきい値が低い状態のメモリセルに消去パルスを印加すると、超前去されてしまう。アドレスカウンター間により発生されたアドレス信号がアドレスパッファ(6)に入力される。ロクデコーダ(4)、コラムデコーダ(6)、当ま込み何路(7)は、消去/荷去ペリフアイ制

## 特閒平4-56362 (4)

個国路 67 化上り制御される。次化、 荷去/ 荷去 べりファイ動作が開始される。全てのメモリセ ルのソーズに高圧を印加し、全てのワード級関 を接地することによりチップ制御が行なわれる。 10m6 の荷去パルスの印面の後、 荷去ペリフ アイが行なわれる。シーケンス制御回路傾はア ドレスカケンター 106 により発生されたアドレス 信号により選択されたメモリセルの説み出しを 脈次行なつてゆく。

消去ペリファイは、しきい値の高いメモリセルが発見されるまで継続される。もし、しきい値の高いメモリセルが残つていたならはペフィの作は中止され、消去動作が繰り返される。 との、消去べばないなど、カータス個分がでは、ステータス個分がでは、なり、全ての消去的作が終れません。

読み出し時の創作マージンを確保するために 、消去ペリファイ動作は低い電源電圧条件で行 なわれなければならない。これは、選択された

とだより先生される。これは書き込み効率を上 げるためである。

#### ( 発明が解決しようとする課題 )

従来のフラツシュBBPROMは以上のように構成されているので、孫去時に全ピットに書き込みを行なわればならず、孫去動作に時間がかかるという問題点があつた。例をは1MフランシュBBPROMにおいて80gBのパルスをパイト毎に印加していくと18BEパイトあるのでおよそまる砂となる。

この発明は上記のような問題点を解決するためになされたもので、商会時間の短いフラッシュエエPROMを得ることを目的とする。

#### **〔鉄堰を解決するための手段〕**

この発明に関わるフラッシュBBPROBは、商法時にワード級に高圧を印加するとともにメモリアレイの形成されている基板に負の基板ペイアスを印加し、トンネル現象によりフローナイングゲート電子を注入する。

#### (作用)

ワード線皿ナなわちメモリトランジスタのコン トロールゲートには耳原電圧もしくは、電源電 比からロチャネルトランジスメのしきい彼分低 い世任が印加されるため、電源年圧が 5 ∨の時 メモリトランジスタが導道し、しきい値が低い と相定されても低い電源電圧の時導通しない可 能性があるためである。また、導通したとして も使れる電視が少なく説み出しアクセスの遅延 を引き起こす可能性があるからである。そのた めに、ペリフアイ電圧発生器44が設けられてい る。ペリファイ電圧発生器のは むんマをロクデ コーダul、センスアンプ間に供給する。Tなわ ち、電標框圧 8. 4 V での読み出しを可能とする。 准圧スイッチ 08 は電源電圧の 5 ▼、書き込み時 化用いられる高圧 1 ま 7 、さらにペリファイモ 圧 8. 4 Vを切り換える回路であり、ロクデコー ダ(d)、コラムデコーダ(d) K は1 8 ∀ / 5 ∀ / 8. 4∇を供給し、センスアンプ(B)には 5 ▽ もしく は8.4 Vを供給する。18 Vは外部から供給さ れる13マッチャージポンプ回路で昇圧するこ

この発明によるフラッシュをBPRのMは、 誘去時にワード線に高圧を印加し、メモリナレ イの形成されている基板に負のペイアスを印加 し、フローテイングゲートに電子を注入すると とにより消去的書き込みを行う。

#### [実施例]

以下での発明に係る不揮発性半等体配置接置の一実施例を図について説明する。第1回はフラッシュBBPROMのブロック図、解1回は第1回のBBPROMにかいて抗去前書を込み時の電圧印加条件を示すメモリトランジスタの断面図である。図にかいて(i)~mはまり図及び既5回の従来例に示したものと同等であるので説明を省略する。四はPI板、四は基板パイアス発生回路である。

次に動作について説明する。

書き込み、説み出し動作は従来例と同じであるので併去動作についてのみ説明する。所去コマンドが入力されると、基板パイアス発生回路 瞬が伯性化されり基板四におよそー』▼の電圧

### 特開平4-56362 (5)

が印加される。ワード線路がすべて選択され高 任 V pp が印加される。 Vpp は外部高電圧電源か **ら供給される18೪でもよいが、チツブ内部で** 昇圧し 1 5 V程度を印加する方が望ましい。メ モリトランジスチのソース/ドレインはフロー テイング化保つ。この時のメモリトランジスタ の電圧条件を第3間に示す。り基板四とコント ロールゲート四の電位差が18Vとなるので、 フローテイングゲートEI・P基板勾間の酸化膜 に大きな電界が誘起されトンネル現象により電 子がフローテイングゲート町に住入されメモリ トランジスタのしをい値が高くなる。 LOmg 程度で、アパランシエを利用した書き込み時と 網程度のしきい値となる。全てのメモリトラン ジスタについて同時に行なわれるので、頂去煎 書き込みがる0m8 程度で終了する。また、4 M ビット/le M ビットと麻着が大きくたつて も商去前者を込みに要する時間は変わらない。 また、ソースコをフローテイングではなくり基 板四と何じ难圧(一まで)としてもよい。

行をりよりに構成したので、消去時間が大幅に 短額されるといり効果がある。

#### ▲ 図面の簡単な説明

図にかいて、IIIはメモリアレイ、ははエゲート、IBIはソース観スイッチ、IAIはロワデコーダ、IBIはフラムボコーダ、IBIはアドレスパッファ、

併去パルス印加動作や、併去ペリファイ動作については従来関と同様であればよいが、この 発明に関わりの無い部分であるので、他の待去 動作と祖み合わせることも可能である。

#### [発明の効果]


以上のように、この発明によれば、前去的書 き込みをワード級に高圧を印加するとともに、 P 基板に負電圧を印加しトンネル現象を用いて


IT は書き込み回路、(8) はセンスアンブ、(9) は入 出力パッファ、(60) はモード制御回路、(10) は信告・ 制御回路、地はコマンド信号ラッチ、(6) はセンスアの手に発生を発生が がレス制御回路、地はベリファイ電圧発生を表 地は高去/高去ペリファイ制御回路、161 はまといます。 一が制御回路、161 は高去パルス発生圏、162 は第1 の アウエル、(8) は第2 のアウエル、60 はパッファ 周辺回路である。

たか、図中、同一符号は同一、又は相当部分 モデナ。


代现人 大 岩 堆 堆


## 特閒平4-56362 (6)







# 特開平4-56362 (フ)





# 特開平4-56362 (8)





特開平4-56362 (9)

第1頁の続き

Sint. Cl. 5

識別記号 庁内整理番号

H 01 L 27/115 29/792

**個発明者 宮脇** 

好 和 兵庫県伊丹市瑞原 4 丁目 1 番地 三菱電機株式会社エル・

エス・アイ研究所内